Xilinx lancia Versal HBM

Sep 26, 2023

Non è un segreto che stiamo affogando nei dati. Le applicazioni e gli algoritmi odierni richiedono quantità di dati quasi incomprensibili e ciò significa che i requisiti di larghezza di banda stanno esplodendo più velocemente di quanto le tecnologie di rete e di memoria possano gestire. Anche con gli acceleratori più avanzati che possiamo costruire con i nostri FPGA, possiamo rimanere soffocati nel tentativo di inserire e rimuovere i dati dal chip e di trovare posti in cui archiviare le informazioni mentre le elaboriamo.

Anche se la larghezza di banda della memoria è aumentata rapidamente, la domanda sta crescendo più rapidamente. La diffusione di zettabyte di informazioni in tutto il mondo ha stressato le tecnologie attuali fino al punto di rottura. L'invio di attività critiche per le prestazioni agli FPGA non aiuta se il sistema è affamato di larghezza di banda della memoria.

Allo stesso tempo, una quantità sempre maggiore di dati deve essere protetta e, ogni volta che i dati vengono spostati attraverso un’interfaccia, diventano vulnerabili.

Ciò di cui abbiamo bisogno è avvicinare la memoria all’elaborazione.

Xilinx ha fatto un grande passo avanti verso la localizzazione della memoria con la nuova serie Versal HBM di dispositivi "ACAP" (li consideriamo FPGA). La HBM (o memoria a larghezza di banda elevata) è progettata per essere inserita nello stesso package con altri elementi di elaborazione, comunicando tramite la tecnologia di packaging avanzata Stacked-Silicion Interconnect (SSI). Mantenendo la memoria nel package, sono possibili connessioni con larghezza di banda molto più elevata ed evitando interfacce di memoria off-chip si riducono significativamente il consumo energetico e la latenza dell'interfaccia.

Questo è ben lungi dall'essere il primo rodeo di Xilinx con SSI. L'azienda è stata pioniera negli interpositori di silicio con FPGA anni fa e questo nuovo dispositivo è costruito sull'SSI di quarta generazione. All'inizio, l'SSI veniva utilizzato principalmente per aumentare la resa effettiva inserendo diversi chiplet FPGA più piccoli in un unico pacchetto per costruire un FPGA più grande. Ma oggi l’SSI viene utilizzato anche per rendere il silicio di Xilinx più scalabile e versatile. Per costruire Versal HBM, ad esempio, hanno semplicemente sostituito un chiplet "Super Logic Region" (SLR) con uno stack HBM2e dal loro dispositivo Versal Premium per costruire Versal HBM. (OK, è un po' più complicato di così, ma hai capito.)

Rispetto al DDR5 esterno, il package HBM offre 8 volte la larghezza di banda con una potenza inferiore del 63%. E questo è un grosso problema. Parcheggiare uno stack HBM all'interno del tuo FPGA ti dà una miniera d'oro in termini di larghezza di banda della memoria, risparmiando al tempo stesso il budget energetico per l'elaborazione.

Questa non è la prima volta che Xilinx inserisce la HBM in uno dei suoi dispositivi. Una versione degli FPGA Virtex Ultrascale+ della generazione precedente presentava HBM integrato. Tuttavia, il nuovo Versal HBM supera quello su ogni asse, con 1,8 volte la larghezza di banda della memoria (da 460 Gbps a 820 Gbps) con una potenza inferiore del 15% e 2 volte la capacità di memoria HBM (32 GB contro 16 GB).

Versal HBM però offre molto di più che una semplice larghezza di banda di memoria. Hanno anche aumentato significativamente la dimensione dei tubi SerDes per inserire e scaricare i dati dal dispositivo, raddoppiando la larghezza di banda totale fino a raggiungere l'incredibile cifra di 5,6 Tb/s. SerDes è scalabile per la massima flessibilità applicativa, con NRZ da 32 Gbps per interfacce 100G ottimizzate dal punto di vista energetico, PAM4 da 58 Gbps per l'attuale rampa e implementazione da 400 Gbps e PAM4 super sportivo da 112 Gbps per il futuro sviluppo di reti da 800 GB su ottica 100G per corsia.

Molte interfacce standard sono precostruite e rafforzate per te, inclusi 2,4 Tb/s di larghezza di banda Ethernet scalabile che offre multi-rate: 400/200/100/50/40/25/10G con FEC e multi-standard: FlexE, Flex-O, eCPRI, FCoE e OTN. La sicurezza può essere garantita rapidamente con un throughput di crittografia a velocità di linea di 1,2 Tb/s fornito da Crypto AES-GCM-256/128, MACsec, IPsec in massa, che secondo Xilinx è "l'unico motore crittografico 400G rafforzato al mondo su una piattaforma adattabile".

Se PCIe è il tuo problema, Versal HBM offre 1,5 Tb/s di larghezza di banda di collegamento PCIe aggregata tramite PCIe Gen5 con DMA, CCIX e CXL (sì, gioco per entrambi i team ora). L'interfaccia PCIe ha una connettività dedicata alla memoria tramite il network-on-chip (NoC) programmabile.

Quindi, Versal HBM può ovviamente fare un ottimo lavoro inserendo e togliendo i dati dal chip e parcheggiandoli in memoria mentre sono lì. Ma che dire della capacità di svolgere un lavoro vero e proprio?